PAT-NO: JP411054726A

DOCUMENT-IDENTIFIER: JP 11054726 A

TITLE: DYNAMIC RAM

PUBN-DATE: February 26, 1999

INVENTOR-INFORMATION: NAME

SUZUKI, TSUYUKI MIYATAKE, SHINICHI KAJITANI, KAZUHIKO

ASSIGNEE-INFORMATION:

NAME COUNTRY
HITACHI LTD N/A
HITACHI MICROCOMPUT SYST LTD N/A

APPL-NO: JP09225668

APPL-DATE: August 7, 1997

INT-CL (IPC): H01L027/108, H01L021/8242, G11C011/407,

H01L027/04

, H01L021/822 , H01L021/8238 , H01L027/092

ABSTRACT:

PROBLEM TO BE SOLVED: To form a dynamic RAM wherein high scale integration and low consumption power are enable, by a method wherein a subword selection

line is arranged to a plurality of subarrays, passing on the subarrays.

SOLUTION: Every two memory arrays are arranged on the left and the right of $% \left(1\right) =\left(1\right) +\left(1\right)$

the longitudinal direction of a semiconductor chip. An address input circuit,

a data input and output circuit, and an input and output interface circuit constituted of a bonding pad row, etc., are arranged on the center part 14, and column decoder regions 13 are arranged on parts in contact with the memory arrays. Main row decoder regions 11 are arranged on the upper and lower central parts to the longitudinal direction, main word driver regions 12 are formed on and under the main row decoder regions 11, and main word lines of vertically divided memory arrays are driven, respectively. Thereby a practical threshold voltage value can be increased, a subthreshold leakage current can be reduced, special isolation of a P-type well region in which the direct peripheral circuits are formed is unnecessary, and high scale integration is enabled.

COPYRIGHT: (C) 1999, JPO

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出國公開番号

特開平11-54726

(43)公開日 平成11年(1999)2月26日


(51) Int.Cl.*		識別記号		FΙ					
H01L	27/108			H0	1 L	27/10		671Z	
	21/8242			G 1	1 C	11/34		354D	
G11C	11/407			Н0	1 L	27/04		С	
H01L	27/04					27/08		321M	
	21/822					27/10		621C	
			容查開求	未開求	韶求	項の致 6	FD	(全 19 頁)	最終頁に続く
(21)出願番号	}	特頭平9-225668		(71)	人國出	. 000005	108		
						株式会	社日立	裂作所	
(22)出頭日		平成9年(1997)8月7日		東京都千代田区神田辟河台四丁目 6番地					
				(71)	人阋出	000233169			
						株式会	社日立	超エル・エス	・アイ・システ
						ムズ			
						東京都	小平市.	上水本叮5丁	目22番1号
				(72)	発明者	鈴木	津幸		
						東京都	小平市.	上水本叮 5丁	目20番1号 日
						立超工	ル・エ	ス・アイ・エ	ンジニアリング
						株式会	社内		
				(74)	代理人	、弁理士	徳若	光政	
									最終頁に続く

(54) 【発明の名称】 ダイナミック型RAM

(57)【要約】

【課題】 高集積化と低消費電力化とを実現したダイナミック型RAMを提供する。

【解決手段】 ダイナミック型メモリセル及びかかるダイナミック型メモリセルからビット線に読み出された上記記憶キャパシタの情報電荷に従った微小電圧を増幅するセンスアンプの増幅MOSFET、ビット線にプリチャージ電圧を与えるプリチャージMOSFET、ビット線を選択するカラムスイッチMOSFETとを含むメモリアレイを備え、上記メモリアレイのNチャンネル型MOSFETを深い深さのN型ウェル領域内に形成され、負の基板バックバイアス電圧が与えられたP型ウェル領域に形成され、上記メモリアレイのPチャンネル型MOSFETを、上記深い深さのN型ウェル領内に形成され、ワード線の選択レベルに対応した昇圧電圧が与えられたN型ウェル領域に形成する。



【特許請求の範囲】

【請求項1】 ゲートがワード線に接続され、一方のソース、ドレインが上記ワード線と交差するビット線に接続され、他方のソース、ドレインが記憶キャパシタの蓄積ノードに接続されたアドレス選択MOSFETからなるダイナミック型メモリセルと、

上記ビット線に読み出された上記記憶キャパシタの情報 電荷に従った微小電圧を増幅するセンスアンプの増幅M OSFETと

上記ビット線にプリチャージ電圧を与えるプリチャージ 10 MOSFETと、

上記ピット線を選択するカラムスイッチMOSFETと を含むメモリアレイを備えてなり、

上記メモリアレイのNチャンネル型MOSFETは、深い深さのN型ウェル領域内に形成され、負の基板バックバイアス電圧が与えられたP型ウェル領域に形成され、上記メモリアレイのPチャンネル型MOSFETは、上記深い深さのN型ウェル領内に形成され、上記ワード線の選択レベルに対応した昇圧電圧が与えられたN型ウェル領域に形成されてなることを特徴とするダイナミック型RAM。

【請求項2】 上記ビット線は、一対の相補ビット線が 平行に配置されてなり、

上記センスアンプの増幅MOSFETは、一方のビット 線に接続されたメモリセルの読み出し信号を他方のビット 線のプリチャージ電圧を参照電圧として増幅するもの であり

かかるセンスアンプを中心にしてシェアードスイッチMOSFETを介して2組の相補ビット線に共通に設けられるものであり、

上記プリチャージMOSFET及びカラムスイッチMOSFETは、上記シェアードスイッチMOSFETを介して上記2組の相補ビット線に対して共通に設けられ上記シェアードスイッチMOSFETも上記メモリアレイに含まれるものであることを特徴とする請求項1のダイナミック型RAM。

【請求項3】 上記センスアンプを構成する増幅MOS FETは、Pチャンネル型MOSFETとNチャンネル 型MOSFETからなる2つのCMOSインバータ回路 の入力と出力とが交差接続されてなるCMOSラッチ回 40 路からなり、

センスアンプは、複数からなる上記CMOSラッチ回路に動作電圧と回路の接地電位をそれぞれを与えるPチャンネル型MOSFETとNチャンネル型MOSFETからなるパワースイッチ回路により構成されるものであることを特徴とする請求項1又は請求項2のダイナミック型RAM。

【請求項4】 上記ワード線は、メインワード線と、かかるメインワード線に対して共通に割り当てられてなる複数のサブワード線からなり、

上記サブワード線に対して上記ダイナミック型メモリセルのアドレス選択MOSFETのゲートが接続され、上記サブワード線は、上記メインワード線の信号とサブワード選択線の信号とを受けるサブワードドライバにより上記複数のうちの1つが選択されるものであり、上記サブワードドライバも上記メモリアレイに含まれるものであることを特徴とする請求項1、請求項2又は請求項3のダイナミック型RAM。

2

【請求項5】 上記ワード線は、メインワード線の延長 方向に対して分割された長さとされ、かつ、上記メイン ワード線と交差するビット線方向に対して複数配置さ れ、複数からなるダイナミック型メモリセルのアドレス 選択MOSFETのゲート接続されてなるサブワード線 であり、

上記メインワード線と平行するように延長され、上記1つのメインワード線に割り当てられた複数のサブワード線の中の1つを選択する選択信号が伝えられる第1のサブワード選択線と、

の選択レベルに対応した昇圧電圧が与えられたN型ウェ 上記第1のサブワード選択線の対応するものと接続さ ル領域に形成されてなることを特徴とするダイナミック 20 れ、上記メインワード線と直交するように延長される第 型RAM。 2のサブワード選択線と、

> 上記メインワード線の選択信号と上記第2のサブワード 選択線を通して伝えられた選択信号とを受けて、上記サ ブワード線の選択信号を形成する複数からなるサブワー ドドライバ及び上記複数のサブワード線、上記複数の相 補ビット線対及びこれらの交点に設けられた複数のダイ ナミック型メモリセルかにより構成されてなる複数のサ ブアレイを備え、

上記サブアレイの複数からなる相補ビット線配列の両端 側にセンスアンプが振り分けられて分割して配置され、 上記1つのサブアレイは、上記複数のサブワードドライ バ列と上記複数のセンスアンプ列とにより囲まれるよう に形成され、

上記サブアレイに対応してサブ共通入出力線が設けられ、複数のサブアレイに対応して設けられる共通入出力線とを接続させるスイッチ回路は、上記サブアレイの四隅に対応され、上記センスアンプとサブワードドライバとが交差するクロスエリアに設けられ、

上記複数のサブアレイ、複数のサブアレイに対応して設けられる共通入出力線とを接続させるスイッチ回路及び上記クロスエリアも上記メモリアレイに含まれるものであることを特徴とする請求項4のダイナミック型RAM。

【請求項6】 上記メモリアレイの周辺部にはCMOS 構成の周辺回路が設けられるものであり、

上記周辺回路は、ダイナミック型RAMが非動作状態の 50 ときの入力信号がハイレベルにされる第1の回路と、入 3

力信号がロウレベルにされる第2の回路に分けられ、 上記第1の回路は、Pチャンネル型スイッチMOSFE Tを介して電源電圧が供給される第1のサブ電源線と回 路の接地線の間に設けられ、

上記第2の回路は、電源電圧とNチャンネル型スイッチ MOSFETを介して回路の接地電位が供給される第2 のサブ電源線との間に設けられ、

上記Pチャンネル型とNチャンネル型のスイッチMOS FETは、ダイナミック型RAMが動作状態にときにオ ン状態にされ、上記非動作状態のときにはオフ状態にさ 10 によって消費電流が増大してしまうという問題が生じ れるものであることを特徴とする請求項1、請求項2、 請求項3、請求項4又は請求項5のダイナミック型RA M.

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、ダイナミック型 RAM(ランダム・アクセス・メモリ)に関し、例えば メインワード線とサブワード線とを備えた分割ワード線 方式を採用しつつ、低しきい値電圧のMOSFET(絶 縁ゲート型電界効果トランジスタ)により構成されるも 20 であろう。 のに利用して有効な技術に関するものである。

[0002]

【従来の技術】周知のようにダイナミック型メモリセル は、アドレス選択MOSFETと情報記憶キャパシタか らなり、上記キャパシタに電荷が在るか否かで情報記憶 動作を行う。上記キャパシタの記憶電荷は、オフ状態で のアドレス選択MOSFETのソース、ドレイン経路を 通して流れるサブスレッショルドリーク電流等によって 失われる。そこで、従来のダイナミック型RAMでは、 上記アドレス選択MOSFETのしきい値電圧を大きく 30 してサブスレッショルドリーク電流を減らすことと、ビ ット線側に接続されるソース、ドレイン拡散層での寄生 容量を減らすという観点から基板にバックバイアス電圧 を供給するものである。これに対して、上記アドレス選 択MOSFET以外のMOSFETは、低しきい値電圧 のままで使用する方が動作速度の有利であるという観点 から、上記メモリセルが形成される半導体領域とは電気 的に分離された半導体領域に形成し、回路の接地電位の ようなバイアス電圧が与えられる。このような電気的な 半導体領域の分離のために、いわゆる3重ウェル構造が 40 採用されている。

【0003】図14の概略断面図に示すように、上記3 重ウェル構造においては、上記バックバイアス電圧VB Bが印加され、メモリセルが形成されるP型ウェル領域 PWELLは、回路の接地電位VSSが与えられる周辺 のNチャンネル型MOSFETが形成されるP型ウェル 領域と電気的に分離するためにP型基板P-subに形 成された深い深さのN型ウェル領域DWELL内に形成 される。そして、センスアンプ等の直接周辺回路を構成

ル領域PWELLとの間には分離用のN型ウェル領域N WELLが形成される。

[0004]

【発明が解決しようとする課題】大記憶容量化や高集積 化のために素子のいっそうの微細化が図られ、それに伴 いMOSFETのしきい値電圧はいっそう低しきい値電 圧にされる。このようなMOSFETの低しいき値電圧 に伴いオフ状態のときにソースードレイン経路に流れる リーク電流(以下、スレッショルドリーク電流という) る。また、上記3重ウェル構造ではメモリセルが形成さ れるP型ウェル領域と、その直接周辺回路のNチャンネ ル型MOSFETが形成されるP型ウェル領域を分離す る必要があり、メモリアレイ部の高集積化を妨げてい る。

【0005】この発明の目的は、高集積化と低消費電力 化を実現したダイナミック型RAMを提供することにあ る。この発明の前記ならびにそのほかの目的と新規な特 徴は、本明細書の記述および添付図面から明らかになる

[0006]

【課題を解決するための手段】本願において開示される 発明のうち代表的なものの概要を簡単に説明すれば、下 記の通りである。すなわち、ダイナミック型メモリセル 及びかかるダイナミック型メモリセルからビット線に読 み出された上記記憶キャパシタの情報電荷に従った微小 電圧を増幅するセンスアンプの増幅MOSFET、ビッ ト線にプリチャージ電圧を与えるプリチャージMOSF ET、ビット線を選択するカラムスイッチMOSFET とを含むメモリアレイを備え、上記メモリアレイのNチ ャンネル型MOSFETを深い深さのN型ウェル領域内 に形成され、負の基板バックバイアス電圧が与えられた P型ウェル領域に形成され、上記メモリアレイのPチャ ンネル型MOSFETを、上記深い深さのN型ウェル領 内に形成され、ワード線の選択レベルに対応した昇圧電 圧が与えられたN型ウェル領域に形成する。

[0007]

【発明の実施の形態】図1には、この発明に係るダイナ ミック型RAMの一実施例の概略レイアウト図が示され ている。同図においては、ダイナミック型RAMを構成 する各回路ブロックのうち、この発明に関連する部分が 判るように示されており、それが公知の半導体集積回路 の製造技術により、単結晶シリコンのような1個の半導 体基板上において形成される。

【0008】この実施例では、特に制限されないが、メ モリアレイは、全体として4個に分けられる。半導体チ ップの長手方向に対して左右に2個ずつのメモリアレイ が分けられて、中央部分14にアドレス入力回路、デー タ入出力回路及びボンディングパッド列からなる入出力 するNチャンネル型MOSFETが形成されるP型ウェ 50 インターフェイス回路等が設けられる。これら中央部分

14の両側のメモリアレイに接する部分には、カラムデ コーダ領域13が配置される。

【0009】上述のように半導体チップの長手方向に対 して左右に2個、上下に2個ずつに分けられた4個から なる各メモリアレイにおいて、長手方向に対して上下中 央部にメインロウデコーダ領域11が設けられる。この メインロウデコーダの上下には、メインワードドライバ 領域12が形成されて、上記上下に分けられたメモリア レイのメインワード線をそれぞれが駆動するようにされ

【0010】上記メモリセルアレイ(サブアレイ)15 は、その拡大図に示すように、メモリセルアレイ15を 挟んでセンスアンプ領域16、サブワードドライバ領域 17に囲まれて形成されるものである。上記センスアン プアンプ領域と、上記サブワードドライバ領域の交差部 は、交差領域(クロスエリア)18とされる。上記セン スアンプ領域16に設けられるセンスアンプは、シェア ードセンス方式により構成され、メモリセルアレイの両 端に配置されるセンスアンプを除いて、センスアンプを 中心にして左右に相補ビット線が設けられ、左右いずれ 20 かのメモリセルアレイの相補ビット線に選択的に接続さ

【0011】上述のように半導体チップの長手方向に対 して左右に4個ずつに分けられたメモリアレイは、2個 ずつ組となって配置される。このように2個ずつ組とな って配置された2つのメモリアレイは、その中央部分に 上記メインロウデコーダ領域11とメインワードドライ バ12が配置される。このメインロウデコーダ11は、 それを中心にして上下に振り分けられた2個のメモリア バ12は、上記1つのメモリアレイを貫通するように延 長されるメインワード線の選択信号を形成する。また、 上記メインワードドライバ12にサブワード選択用のド ライバも設けれら、後述するように上記メインワード線 と平行に延長されてサブワード選択線の選択信号を形成 する。

【0012】拡大図として示された1つのメモリセルア レイ (サブアレイ) 15は、図示しないがサブワード線 が256本と、それと直交する相補ビット線(又はデー 夕線)が256対とされる。上記1つのメモリアレイに 40 おいて、上記メモリセルアレイ (サブアレイ) 15がワ ードビット線方向に16個設けられるから、全体として の上記サブワード線は約4K分設けられ、ワード線方向 に8個設けられるから、相補ビット線は全体として約2 K分設けられる。このようなメモリアレイが全体で8個 設けられるから、全体では8×2K×4K=64Mビッ トのような大記憶容量を持つようにされる。

【0013】上記1つのメモリアレイは、メインワード 線方向に対して8個に分割される。 かかる分割されたメ モリセルアレイ15年にサブワードドライバ (サブワー 50 個ずつのメモリアレイ (Array)が4分割され、その長方

ド線駆動回路) 17が設けられる。サブワードドライバ 17は、メインワード線に対して1/8の長さに分割さ れ、それと平行に延長されるサブワード線の選択信号を 形成する。この実施例では、メインワード線の数を減ら すために、言い換えるならば、メインワード線の配線ピ ッチを緩やかにするために、特に制限されないが、1つ のメインワード線に対して、相補ビット線方向に4本か らなるサブワード線を配置させる。このようにメインワ ード線方向には8本に分割され、及び相補ビット線方向 10 に対して4本ずつが割り当てられたサブワード線の中か ら1本のサブワード線を選択するために、サブワード選 択ドライバが配置される。このサブワード選択ドライバ は、上記サブワードドライバの配列方向に延長される4 本のサブワード選択線の中から1つを選択する選択信号 を形成する。

6

【0014】上記1つのメモリアレイに着目すると、1 つのメインワード線に割り当てられる8個のメモリセル アレイのうち選択すべきメモリセルが含まれる1つのメ モリセルアレイに対応したサブワードドライバにおい て、1本のサブワード選択線が選択される結果、1本の メインワード線に属する8×4=32本のサブワード線 の中から1つのサブワード線が選択される。 上記のよう にメインワード線方向に2K(2048)のメモリセル が設けられるので、1つのサブワード線には、2048 /8=256個のメモリセルが接続されることとなる。 特に制限されないが、リフレッシュ動作(例えばセルフ リフレッシュモード) においては、1本のメインワード 線に対応する8本のサブワード線が選択状態とされる。 【0015】上記のように1つのメモリアレイは、相補 レイに対応して共通に設けられる。メインワードドライ 30 ビット線方向に対して4Kビットの記憶容量を持つ。し かしながら、1つの相補ビット線に対して4Kものメモ リセルを接続すると、相補ビット線の寄生容量が増大 し、微細な情報記憶用キャパシタとの容量比により読み 出される信号レベルが得られなくなってしまうために、 相補ビット線方向に対しても16分割される。つまり、 太い黒線で示されたセンスアンプ16により 相補ビッ ト線が16分割に分割される。特に制限されないが、セ ンスアンプ16は、シェアードセンス方式により構成さ れ、メモリアレイの両端に配置されるセンスアンプ16 を除いて、センスアンプ16を中心にして左右に相補ビ ット線が設けられ、左右いずれかの相補ビット線に選択 的に接続される。

> 【0016】図2には、この発明に係るダイナミック型 RAMを説明するための概略レイアウト図が示されてい る。同図には、メモリチップ全体の概略レイアウトと、 8分割された1つのメモリアレイのレイアウトが示され ている。同図は、図1の実施例を別の観点から図示した ものである。つまり、図1と同様にメモリチップは、長 手方向(ワード線方向)対して左右と上下にそれぞれ2

向における中央部分には複数らなるボンディングパッド 及びアドレスバッファや制御バッファやプリデコーダ及 びタイミング制御回路等のような間接周辺回路 (Bondin g Pad & perifheral Circuit) が設けられる。

【0017】上記2個ずつのメモリアレイは、それぞれが約8Mビットの記憶容量を持つようにされるものであり、そのうちの一方が拡大して示されているように、ワード線方向に8分割され、ビット線方向に16分割されたサブアレイが設けられる。上記サブアレイのビット線方向の両側には、上記ビット線方向に対してセンスアン 10プ (Sence Amplifier)が配置される。上記サブアレイのワード線方向の両側には、サブワードドライバ (Sub-Word Driver)が配置される。

【0018】上記1つのアレイには、全体で4096本のワード線と2048対の相補ビット線が設けられる。これにより、全体で約8Mビットの記憶容量を持つようにされる。上記のように4096本のワード線が16個のサブアレイに分割して配置されるので、1つのサブアレイには256本のワード線(サブワード線)が設けられる。また、上記のように2048対の相補ビット線が208個のサブアレイに分割して配置されるので、1つのサブアレイには256対の相補ビット線が設けられる。

【0'019】上記2つのアレイの中央部には、メインロウデコーダが設けられる。つまり、同図に示されたアレイの左側には、その右側に設けられるアレイと共通に設けられる前記メインロウデコーダに対応して、アレイコントロール(Array control)回路及びメインワードドライバ(Main Word dricer)が設けられる。上記アレイコントロール回路には、第1のサブワード選択線を駆動するドライバが設けられる。上記アレイには、上記8分割さ30れたサブアレイを貫通するように延長されるメインワード線が配置される。上記メインワードドライバは、上記メインワード線を駆動する。上記メインワード線と同様に第1のサブワード選択線も上記8分割されたサブアレイを貫通するように延長される。上記アレイの上部には、ソデコーダ(YDecoder)及びソ選択線ドライバ(YSdriver)が設けられる。

【0020】図3には、この発明に係るダイナミック型RAMにおけるサブアレイとその直接周辺回路の一実施例の概略レイアウト図が示されている。同図には、図2 40に示されたメモリアレイの中の斜線を付した位置に配置された4つのサブアレイSBARYが代表として例示的に示されている。サブアレイSBARYが形成される領域には斜線を付すことによって、その周辺に設けられサブワードドライバ領域、センスアンプ領域及びクロスエリアとが区別されるものである。

【0021】サブアレイSBARYは、次のような4種 WLと平行にサブワード線SWLが配置され、上記カラ 類に分けられる。つまり、ワード線の延長方向を水平方 向とすると、右下に配置される第1のサブアレイSBA RYは、サブワード線SWLが256本配置され、相補 50 ないが、上記4つのサブアレイを基本単位として、図2

ビット線対は256対から構成される。それ故、上記256本のサブワード線SWLに対応した256個のサブワードドライバSWDは、かかるサブアレイの左右に128個ずつに分割して配置される。上記256対の相補ビット線BLに対応して設けられる256個のセンスアンプSAは、前記のようなシェアードセンスアンプ方式とされ、かかるサブアレイの上下に128個ずつに分割して配置される。

8

【0022】上記のように右上配置される第2のサブアレイSBARYは、正規のサブワード線SWLが256本に加えて、8本の予備ワード線が設けられる。それ故、上記256+8本のサブワード線SWLに対応した264個のサブワードドライバSWDは、かかるサブアレイの左右に132個ずつに分割して配置される。上記のように右下のサブアレイが256対の相補ビット線BLからなり、上記同様に128個のセンスアンプが上下に配置される。上記右側の上下に配置されるサブアレイSBARYに形成される128対の相補ビット線は、それに挟まれたセンスアンプSAに対してシェアードスイッチMOSFETを介して共通に接続される。

【0023】上記のように左下配置される第3のサブアレイSBARYは、右隣接のサブアレイSBARYと同様にサブワード線SWLが256本により構成される。上記同様に128個のサブワードドライバが分割して配置される。上記下側左右に配置されたサブアレイSBARYの128本のサブワード線SWLは、それに挟まれた領域に形成された128個のサブワードドライバSWDに対して共通に接続される。上記のように左下配置されるサブアレイSBARYは、256対からなる正規の相補ビット線BLに加えて、4対の予備ビット線4REDが設けられる。それ故、上記260対からなる相補ビット線BLに対応した260個のセンスアンプSAは、かかるサブアレイの上下に130個ずつに分割して配置される。

【0024】上記のように左上配置される第4のサブアレイSBARYは、右隣接のサブアレイSBARYと同様に正規のサブワード線SWLが256本に予備サブワード線Rが8本設けられ、下隣接のサブアレイと同様に正規の相補ビット線対の256対にに加えて、予備のビット線が4対設けられるので、サブワードドライバは、左右に132個ずつ分割して配置され、センスアンプSAは130ずつが上下に分割して配置される。

【0025】メインワード線MWLは、その1つが代表として例示的に示されているように延長される。カラム選択線YSは、その1つが代表とて例示的に示されるように同図の縦方向に延長される。上記メインワード線MWLと平行にサブワード線SWLが配置され、上記カラム選択線YSと平行に相補ビット線BL(図示ぜす)が配置されるものである。この実施例では、特に制限されないが、ト記4つのサブアレイを基本単位にして、図2

のように8Mビット分のメモリアレイでは、ビット線方向には8組のサブアレイが形成され、ワード線方向には4組のサブアレイが構成される。1組のサブアレイが4個で構成されるから、上記8Mビットのメモリアレイでは、8×4×4=128個のサブアレイが設けられる。上記8Mビットのメモリアレイがチップ全体では8個設けられるから、メモリチップ全体では128×8=1024個ものサブアレイが形成されるものである。

【0026】特に制限されないが、上記4個からなるサブアレイに対して、8本のサブワード選択線FX0B~ 10 FX7Bが、メインワード線MWLと同様に4組(8個)のサブアレイを貫通するように延長される。上記サブワード選択線FX0B~FX3Bからなる4本と、FX4B~FX7Bからなる4本とが上下のサブアレイ上に分けて延長させる。このように2つのサブアレイに対して1組のサブワード選択線FX0B~FX7Bを割り当て、かつ、それらをサブアレイ上を延長させるようにする理由は、メモリチップサイズの小型化を図るためである。

【0027】つまり、各サブアレイに対して上記8本の 20 サブワード選択線FX0B~FX7Bを割り当て、しかもそれをセンスアンプエリア上に配線チャンネルに形成した場合、図2のメモリアレイのよううに16個ものサブアレイが上下のメモリアレイにおいて合計32個も配置されるために、8×32=256本分もの配線チャンネルが必要になるものである。これに対して、上記の実施例では、配線そのものが、2つのサブアレイに対して上記8本のサブワード選択線FX0B~FX7Bを割り当て、しかも、それをサブアレイ上を通過するように配置させることにより、格別な配線チャンネルを設けるこ 30となく形成することができる。

【0028】そもそも、サブアレイ上には、8本のサブワード線に対して1本のメインワード線が設けられるものであり、その8本の中の1本のサブワード線を選択するためにサブワード選択線が必要になるものである。メモリセルのピッチに合わせて形成されるサブワード線の8本分に1本の割り合いでメインワード線が形成されるものであるために、メインワード線の配線ピッチは緩やかになっている。したがって、メインワード線と同じ配線層を利用して、上記サブワード選択線をメインワード40線の間に形成することは比較的容易にできるものである。

56個ものサブワードドライバに対して、上記4本のサブワード選択線を割り振って供給する。つまり、サブワード選択線FX0Bに着目すると、256÷4=64個ものサブワードドライバに選択信号を供給する必要がある。

10

【0030】上記メインワード線MWLと平行に延長さ れるものを第1のサブワード選択線FX0Bとすると、 左上部のクロスエリアに設けられ、上記第1のサブワー ド選択線FXOBからの選択信号を受けるサブワード選 択線駆動回路FXDを介して、上記上下に配列される6 4個のサブワードドライバに選択信号を供給する第2の サブワード線FXOが設けられる。上記第1のサブワー ド選択線FXOBは上記メインワード線MWL及びサブ ワード線SWLと平行に延長されるのに対して上記第2 のサブワード選択線は、それと直交するカラム選択線Y S及び相補ビット線BLと平行に延長される。 上記8本 の第1のサブワード選択線FX0B~FX7Bに対し て、上記第2のサブワード選択線FX0~FX7は、偶 数FX0,2,4,6と、奇数FX1,3,5,7とに 分割されてサブアレイSBARYの左右に設けられたサ プワードドライバSWDに振り分けられて配置される。 【0031】上記サブワード選択線駆動回路FXDは、 同図において圏で示したように、1つのクロスエリアの 上下に2個ずつ分配して配置される。 つまり、上記のよ うに左上部のクロスエリアでは、下側に配置されたサブ ワード選択線駆動回路が上記第1のサブワード選択線下 XOBに対応され、左中間部のクロスエリアに設けられ た2つのサブワード選択線駆動回路FXDが、第1のサ ブワード選択線FX2Bと、FX4Bに対応され、左下 部のクロスエリアに設けられた上側に配置されたサブワ ード選択線駆動回路が上記第1のサブワード選択線FX 6 Bに対応される。

【0032】中央上部のクロスエリアでは、下側に配置 されたサブワード選択線駆動回路が上記第1のサブワー ド選択線FX1Bに対応され、中央中間部のクロスエリ アに設けられた2つのサブワード選択線駆動回路FXD が、第1のサブワード選択線FX3Bと、FX5Bに対 応され、中央下部のクロスエリアに設けられた上側に配 置されたサブワード選択線駆動回路が上記第1のサブワ ード選択線FX7Bに対応される。そして、右上部のク ロスエリアでは、下側に配置されたサブワード選択線駆 動回路が上記第1のサブワード選択線FX0Bに対応さ れ、右中間部のクロスエリアに設けられた2つのサブワ ード選択線駆動回路FXDが、第1のサブワード選択線 FX2Bと、FX4Bに対応され、右下部のクロスエリ アに設けられた上側に配置されたサブワード選択線駆動 回路が上記第1のサブワード選択線FX6Bに対応され る。このようにメモリアレイの端部に設けられたサブワ ードドライバは、その右側にはサブアレイが存在しない

【0033】この実施例のようにサブアレイ上のメイン ワード線のピッチの間にサブワード選択線を配置する構 成では、格別な配線チャンネルが不要にできるから、1 つのサブアレイに8本のサブワード選択線を配置するよ うにしてもメモリチップがお大きくなることはない。し かしながら、上記のようなサブワード選択線駆動回路F XDを形成するために領域が増大し、高集積化を妨げる こととなる。つまり、上記クロスエリアには、同図にお いて点線で示したようなメイン入出力線MIOやサブ入 出力線LIOに対応して設けられるスイッチ回路IOS 10 Wや、センスアンプを駆動するパワーMOSFET、シ ェアードスイッチMOSFETを駆動するための駆動回 路、プリチャージMOSFETを駆動する駆動回路等の 周辺回路が形成されるために面積的な余裕が無いからで ある。

【0034】後述するようにサブワードドライバにおい ては、上記第2のサブワード選択線FX0~6等には、 それと平行に第1サブワード選択線FX0B~6Bに対 応した選択信号を通す配線が設けられるものであるが、 その負荷が後述するように小さいので、上記第2のサブ 20 ワード選択線FX0~6のように格別なドライバFXD を設けることなく、上記第1サブワード選択線FX0B ~6 Bと直接接続される配線によって構成される。ただ し、その配線層は上記第2のサブワード選択線FX0~ 6と同じものが用いられる。

【0035】特に制限されないが、上記クロスエリアの うち、偶数に対応した第2のサブワード選択線FX0~ FX6の延長方向Aに配置されたものには、○にPで示 したようにセンスアンプに対して定電圧化された内部電 Tと、〇に〇で示したようにセンスアンプに対して後述 するようなオーバードライブ用のクランプ電圧VDDC LPを供給するPチャンネル型のパワーMOSFET、 及び〇にNで示したようにセンスアンプに対して回路の 接地電位VSSを供給するためのNチャンネル型のパワ -MOSFETが設けられる。

【0036】上記クロスエリアのうち、奇数に対応した 第2のサブワード選択線FX0~FX6の延長方向Bに 配置されたものには、〇にBで示したようにビット線の プリチャージ及びイコライズ用MOSFETをオフ状態 40 にさせるNチャンネル型の駆動MOSFETと、〇にN で示したようにセンスアンプに対して回路の接地電位V SSを供給するためのNチャンネル型のパワーMOSF ETが設けられる。このNチャンネル型のパワーMOS FETは、センスアンプ列の両側からセンスアンプを構 成するNチャンネル型MOSFETの増幅MOSFET のソースに接地電位を供給するもきである。つまり、セ ンスアンプエリアに設けられる128個又は130個の センスアンプに対しては、上記A側のクロスエリアに設

12 B側のクロスエリアに設けられたNチャンネル型のパワ -MOSFETの両方により接地電位が供給される。

【0037】上記のようにサブワード線駆動回路SWD は、それを中心にして両側のサブアレイのサブワード線 を選択する。これに対して、上記選択された2つのサブ アレイのサブワード線に対応して2つのセンスアンプが 活性化される。つまり、サブワード線を選択状態にする と、アドレス選択MOSFETがオン状態となり、記憶 キャパシタの電荷がビット線電荷と合成されてしまうの で、センスアンプを活性化させてもとの電荷の状態に戻 すという再書き込み動作を行う必要があるからである。 このため、上記端部のサブアレイに対応したものを除い て、上記P、O及びNで示されたパワーMOSFET は、それを挟んで両側のセンスアンプを活性化させるた めに用いられる。

【0038】これに対して、アレイの端に設けられたサ ブアレイの右側に設けられたサブワード線駆動回路SW Dでは、上記サブアレイのサブワード線しか選択しない から、上記上記P、O及びNで示されたパワーMOSF ETは、上記サブアレイに対応したセンスアンプのみを 活性化するものである。上記センスアンプは、シェアー ドセンス方式とされ、それを挟んで両側に配置されるサ ブアレイのうち、上記サブワード線が非選択された側の 相補ビット線に対応したシェアードスイッチMOSFE Tがオフ状態にされて切り離されることにより、上記選 択されたサブワード線に対応した相補ビット線の読み出 し信号を増幅し、メモリセルの記憶キャパシタをもとの 電荷状態に戻すというリライト動作を行う。

【0039】図4には、この発明に係るダイナミック型 圧VDLを供給するNチャンネル型のパワーMOSFE 30 RAMの一実施例の構成図が示されている。同図におい ては、ウェル領域のレイアウトパターンとそこに形成さ れる素子 (MOSFET) が回路図の形式で示されてい る。この実施例では、メモリアレイ全面の下層部には上 記深い深さのN型ウェル領域DWELLが形成される。 このDWELL上において、白地の部分がP型ウェル領 域PWELLとされ、サブアレイ部には負のバックバイ アス電圧VBBが供給され、サブワードドライバSWD 部のP型ウェル領域PWELLにも同様に負のバックバ イアス電圧VBBが供給される。網かけの部分がN型ウ ェル領域NWELLとされて、ワード線の選択レベルに 対応された昇圧電圧VPPが印加される。つまり、この 実施例では、メモリアレイ部のNチャンネル型MOSF ETを形成するP型ウェル領域は全て負のバックバイア ス電圧VBBが供給されるために、前記のような分離用 のN型ウェル領域が不要となり、その分高集積にでき

【0040】サブアレイ部の上記PWELL内には、相 補ビット線BLとBLBのサブワード線SWLとの交点 にメモリセルが配置されている。上記相補ビット線BL けられたNチャンネル型のパワーMOSFETと、上記 50 とBLBは、制御信号SHRによりスイッチ制御される

シェアードスイッチMOSFET、イコライズ信号BL EQによりスイッチ制御されて上記相補ビット線BLと BLBをプリチャージ電圧VBLRに設定するプリチャ ージ (イコライズ) 回路と、センスアンプを構成するN チャンネル型の増幅MOSFETと、カラム選択信号Y Sによりスイッチ制御されるカラムスイッチMOSFE T、及びセンスアンプ活性化信号SANを受けて、上記 Nチャンネル型の増幅MOSFETに上記回路の接地電 位VSSを供給するパワースイッチMOSFETが形成 される。上記メモリマット部のPWELLをビット線B 10 L,BLBの延長線方向で上記P型ウェル領域PWEL Lを分けるNWE LLには、上記センスアンプを構成す るPチャンネル型MOSFETと、上記Pチャンネル型 の増幅MOSFETに電源電圧VCCを供給するパワー スイッチMOSFETが形成される。これにより、上記 ビット線BLとBLBは、上記センスアンプを中心にし て左右に分割されるというシェアードセンスアンプ方式 とされる。

【0041】上記ワード線SWLの延長方向においてメ モリマットを分割するよう配置された上記NWELLと 20 PWELLには、サブワードドライバSWDを構成する Pチャンネル型MOSFETとNチャンネル型MOSF ETが形成される。また、上記NWELLのクロス部分 には、ローカル入出力線LIOをメイン入出力線MIO に接続するPチャンネル型MOSFETとNチャンネル 型MOSFETからなるCMOSスイッチが設けられ る。上記メイン入出力線MIOには、上記NWELLの クロス部分においてPチャンネル型MOSFETからな るプリチャージ(イコライズ)回路が設けられる。 【0042】ダイナミック型メモリセルは、上記1つの 30 ETとはしきい値電圧に差を持つようにされる。 サブアレイに設けられたサブワード線SWLと、相補ビ

ット線BL、/BLのうちの一方BLとの間に設けられ る。ダイナミック型メモリセルは、アドレス選択MOS FETと記憶キャパシタから構成される。アドレス選択 MOSFETのゲートは、サブワード線SWLに接続さ れ、このMOSFETの一方のソース、ドレインがビッ ト線BLに接続され、他方のソース、ドレインが記憶キ ャパシタが接続される。記憶キャパシタの他方の電極は 共通化されてプレート電圧が与えられる。上記サブワー ド線SWLの選択レベルは、上記ビット線のハイレベル 40 に対して上記アドレス選択MOSFETのしきい値電圧 分だけ高くされた高電圧VPPとされる。センスアンプ を内部降圧電圧VDLで動作させるようにした場合、セ ンスアンプにより増幅されてビット線に与えられるハイ レベルは、上記内部電圧VDLに対応したレベルにされ る。したがって、上記ワード線の選択レベルに対応した 高電圧VPPはVDL+Vthにされる。

【0043】図5には、この発明に係るダイナミック型 RAMの一実施例の概略断面図が示されている。同図

14

い深さのDWELLを形成し、かかるDWELL内にメ モリアレイ部のP型ウェル領域が形成され、このP型ウ ェル領域にはメモリセルのアドレス選択MOSFETの 他に、センスアンプ等の直接回路を構成するNチャンネ ル型MOSFETも形成される。そして、上記直接回路 を構成するPチャンネル型MOSFETは、N型ウェル 領域NWELLに形成される。上記P型基板PSUBに は、回路の接地電位VSSが与えられ、上記深い深さの DWELLには昇圧電圧VPPが印加され、上記P型ウ ェル領域PWELLには負電圧VBBが印加され、N型 ウェル領域NWELLには昇圧電圧VPPが印加され

【0044】上記のようなウェル構造において、(B) に示すようにPチャンネル型MOSFETは、N型ウェ ル領域NWELLにp+型のソース、ドレインと、かか るソース、ドレイン間の半導体表面上にゲート絶縁膜を 介してゲート電極が形成される。上記のようなウェル構 造において、(C)に示すようにNチャンネル型MOS FETは、P型ウェル領域PWELLにn+型のソー ス. ドレインと、かかるソース、ドレイン間の半導体表 面上にゲート絶縁膜を介してゲート電極が形成される。 特に制限されないが、(C)のようなNチャンネル型M OSFETのうち、メモリセルを構成するものは、必要 な情報保持時間を確保するためにゲート下の半導体表面 (チャンネル) 部分にイオン打ち込み技術によりp型不 純物が導入されて、しきい値電圧が比較的高くされる。 つまり、メモリセルを構成するNチャンネル型MOSF ETと同じP型ウェル領域PWELLに形成され、セン スアンプ等の直接部を構成するNチャンネル型MOSF

【0045】上記のようにNチャンネル型MOSFET は、それが形成されるP型ウェル領域PWELLには一 1 Vのようなバックバイアス電圧が印加されているため に、素子の微細化による低しきい値電圧にされるが、上 記のようなバックバイアス電圧VBBの供給による基板 効果により実効的なしきい値電圧が高くされる。その結 果、素子の微細化による高集積化を図りつつ、前記サブ スレッショルドリーク電流が大幅に低減して低消費電力 化を図ることができる。これとともに、メモリアレイ部 では、サブアレイがセンスアンプやサブワードドライバ によって多数に分割されるにも係わらず、従来のように サブアレイ毎に分離用のNWELLが不要となって同じ DWELL上に形成されたPWELLに纏めて形成でき るためにいっそうの高集積化が可能になる。また、上記 サブワード選択線をサブアレイ上を通過させるものであ るために、センスアンプが形成される半導体領域も小さ くできるものとなるため、これらが相乗的に作用して大 記憶容量化あるいは記憶容量を大きくしないならチップ サイズを小型化することができる。

(A) に示したウェル構造は、P型基板P-SUBに深 50 【0046】図6には、上記サブアレイのメインワード

線とサブワード線との関係を説明するための要部ブロッ ク図が示されている。同図は、主に回路動作を説明する ものであり、前記のようなサブワード選択線の幾何学的 な配置を無視してサブワード選択線FX0B~7Bを纏 めて表している。同図においては、サブワード線の選択 動作を説明するために2本のメインワード線MWL0と MWL 1 が代表として示されている。これらのメインワ ード線MWLOは、メインワードドライバMWDOによ り選択される。他のメインワード線MWL1は、上記同 様なメインワードドライバにより同様に選択される。 【0047】上記1つのメインワード線MWLOには、 それの延長方向に対して8組のサブワード線が設けられ る。同図には、そのうちの2組のサブワード線が代表と して例示的に示されている。サブワード線は、偶数0~ 6と奇数1~7の合計8本のサブワード線が1つのサブ アレイに交互に配置される。メインワードドライバに隣 接する偶数0~6と、メインワード線の遠端側(ワード ドライバの反対側)に配置される奇数1~7を除いて、 サブアレイ間に配置されるサブワードドライバは、それ を中心にした左右のサブアレイのサブワード線を駆動す 20 3.

【0048】これにより、前記のようにサブアレイとし ては、8分割されるが、上記のように実質的にサブワー ドドライバSWDにより2つのサブアレイに対応したサ ブワード線が同時に選択されるので、実質的には上記サ ブアレイが4組に分けられることとなる。上記のように サブワード線SWLを偶数0~6と偶数1~7に分け、 それぞれメモリブロックの両側にサブワードドライバS WDを配置する構成では、メモリセルの配置に合わせて 高密度に配置されるサブワード線SWLの実質的なピッ 30 チがサブワードドライバSWDの中で2倍に緩和でき、 サブワードドライバSWDとサブワード線SWLとを効 率よく半導体チップ上にレイアウトすることができる。 【0049】この実施例では、上記サブワードドライバ SWDは、4本のサブワード線0~6(1~7)に対し て共通にメインワード線MWLから選択信号を供給す る。上記4つのサブワード線の中から1つのサブワード 線を選択するためのサブワード選択線FXBが設けられ る。サブワード選択線は、FXBO~FXB7の8本か ら構成され、そのうちの偶数FXBO~FXB6が上記 40 偶数列のサブワードドライバ0~6に供給され、そのう ち奇数FXB1~FXB7が上記奇数列のサブワードド ライバ1~7に供給される。サブワード選択線FXBO ~FXB7は、サブアレイ上ではでは第2層目の金属 (メタル) 配線層M2により形成され、同じく第2層目 の金属配線層M2により構成されるメインワード線MW LO~MWLnと平行に延長される第1サブワード選択 線と、そこから直交する方向に延長される第2のサブワ ード選択線からなる。特に制限されないが、上記第2の サブワード選択線は、メインワード線MWLとの交差す 50 サブワード選択信号FXBが昇圧電圧VPPのような非

16

るために第3層目の金属配線層M3により構成される。 【0050】サブワードドライバSWDは、そのうちの 1つが例示的に示されているように、メインワード線M WLに入力端子が接続され、出力端子にサブワード線S WLが接続されたPチャンネル型MOSFETQ21と Nチャンネル型MOSFETQ22からなる第1のCM OSインバータ回路と、上記サブワード線SWLと回路 の接地電位との間に設けられ、上記サブワード選択信号 FXBを受けるスイッチMOSFETQ23から構成さ 10 れる。このスイッチMOSFETQ23のゲートを接続 するために、実際には0、2、4、6からなるサブワー ドドライバ列にそってFXとFXBとの合計8本のサブ ワード選択線が配置されるが、同図では1つの線で表し ている。

【0051】上記サブワード選択信号FXBの反転信号 FXを形成する第2のCMOSインバータ回路N1がサ プワード選択線駆動回路FXDとして設けられ、その出 力信号を上記第1のCMOSインバータ回路の動作電圧 端子であるPチャンネル型MOSFETQ21のソース 端子に供給する。この第2のCMOSインバータ回路N 1は、特に制限されないが、前記図3のようにクロスエ リアに形成され、複数(前記実施例では64個)からな るサブワードドライバSWDに対応して共通に用いられ

【0052】上記のようなサブワードドライバSWDの 構成においては、メインワード線MWしがワード線の選 択レベルに対応した昇圧電圧VPPのようなハイレベル のとき、上記第1のCMOSインバータ回路のNチャン ネル型MOSFETQ22がオン状態となり、サブワー ド線SWLを回路の接地電位のようなロウレベルにす る。このとき、サブワード選択信号FXBが回路の接地 電位のようなロウレベルのような選択レベルとなり、サ ブワード選択線駆動回路FXDとしての第2のCMOS インバータ回路N1の出力信号が上記昇圧電圧VPPに 対応した選択レベルにされても、上記メインワード線M WLの非選択レベルにより、Pチャンネル型MOSFE TQ21がオフ状態であるので、上記サブワード線SW Lは上記Nチャンネル型MOSFETQ22のオン状態 による非選択状態にされる。

【OO53】上記メインワード線MWLが選択レベルに 対応した回路の接地電位のようなロウレベルのとき、上 記第1のCMOSインバータ回路のNチャンネル型MO SFETQ22がオフ状態となり、Pチャンネル型MO SFETQ21がオン状態になる。このとき、サブワー ド選択信号FXBが上記回路の接地電位のようなロウレ ベルなら、サブワード選択線駆動回路FXDとしての第 2のCMOSインバータ回路N1の出力信号が上記昇圧 電圧VPPに対応した選択レベルにされて、サブワード 線SWLをVPPのような選択レベルにする。もしも、

18

選択レベルなら、上記第2のCMOSインバータ回路N2の出力信号がロウレベルとなり、これとともに上記Nチャンネル型MOSFETQ23がオン状態になってサブワード線SWLをロウレベルの非選択レベルにする。【0054】上記メインワード線MWL及びそれと平行に配置される第1のサブワード選択線FXBは、上記のように非選択レベルが共にVPPのようなハイレベルにされている。それ故、RAMが非選択状態(スタンバイ)状態のときに上記平行に配置されるメインワード線MWLと第1のサブワード選択線FXBとの間に絶縁不10良が発生しても、リーク電流が流れることがない。この結果、メインワード線MWLの間に第1のサブワード選択線FXB形成してサブアレイ上に配置させることができ、レアウトの高密度化としても、上記リーク電流による直流不良を回避することができ高信頼性となるものである。

【0055】図7には、上記メモリアレイのメインワード線とセンスアンプとの関係を説明するための要部プロック図が示されている。同図においては、代表として1本のメインワード線MWLが示されている。このメイン 20ワード線MWLは、メインワードドライバMWDにより選択される。上記メインワードドライバに隣接して、上記偶数サブワード線に対応したサブワードドライバSWDが設けられる。

【0056】同図では、省略されてるが上記メインワード線MWLと平行に配置されるサブワード線と直交するように相補ビット線(Pair Bit Line)が設けられる。この実施例では、特に制限されないが、相補ビット線も偶数列と奇数列に分けられ、それぞれに対応してサブアレイ(メモリセルアレイ)を中心にして左右にセンスアンプSAが振り分けられる。センスアンプSAは、前記のようにシェアードセンス方式とされるが、端部のセンスアンプSAでは、実質的に片方にした相補ビット線が設けられないが、シェアードスイッチMOSFETを介して相補ビット線と接続される。

【0057】上記のようにメモリブロックの両側にセンスアンプSAを分散して配置する構成では、奇数列と偶数列に相補ビット線が振り分けられるために、センスアンプ列のピッチを緩やかにすることができる。逆にいうならば、高密度に相補ビット線を配置しつつ、センスアンプSAを形成する素子エリアを確保することができるものとなる。上記センスアンプSAの配列に沿って上記サブ入出力線が配置される。このサブ入出力線は、カラムスイッチを介して上記相補ビット線に接続される。カラムスイッチは、スイッチMOSFETから構成される。このスイッチMOSFETのゲートは、カラムデコーダCOLUMN DECORDER の選択信号が伝えられるカラム選択線YSに接続される。

【0058】図8には、この発明に係るダイナミック型 Sは、特に制限されないが、メモリアレイ選択動作を指RAMの間接周辺回路部分の一実施例の概略ブロック図 50 示する信号であり、ロウアドレスバッファRABに供給

が示されている。タイミング制御回路TGは、外部端子から供給されるロウアドレスストローブ信号/RAS、カラムアドレスストローブ信号/CAS、ライトイネーブル信号/WE及びアウトプットイネーブル信号/OEを受けて、動作モードの判定、それに対応して内部回路の動作に必要な各種のタイミング信号を形成する。この明細書及び図面では、/はロウレベルがアクティブレベルであることを意味するのに用いている。

【0059】信号R1とR3は、ロウ系の内部タイミング信号であり、ロウ系の選択動作のために使用される。タイミング信号のXLは、ロウ系アドレスを取り込んで保持させる信号であり、ロウアドレスバッファRABに供給される。すなわち、ロウアドレスバッファRABは、上記タイミング信号のXLによりアドレス端子A0~Aiから入力されたアドレスを取り込んでラッチ回路に保持させる。タイミング信号のYLは、カラムウアドレスを取り込んで保持させる信号であり、カラムアドレスバッファCABに供給される。すなわち、カラムアドレスバッファRABは、上記タイミング信号のYLによりアドレス端子A0~Aiから入力されたアドレスを取り込んでラッチ回路に保持させる。

【0060】信号

のREFは、リフレッシュモードのと きに発生される信号であり、ロウアドレスバッファの入 力部に設けられたマルチプレクサAMXに供給されて、 リフレッシュモードのときにリフレッシュアドレスカウ ンタ回路RFCにより形成されたリフレッシュ用アドレ ス信号に切り替えるよう制御する。リフレッシュアドレ スカウンタ回路RFCは、タイミング制御回路TGによ してリフレッシュアドレス信号を生成する。この実施例 では後述するようなオートリフレッシュとセルフリフレ ッシュを持つようにされる。タイミング信号のXは、ワ ード線選択タイミング信号であり、デコーダXIBに供 給されて、下位2ビットのアドレス信号の解読された信 号に基づいて4通りのワード線選択タイミング信号Xi Bが形成される。タイミング信号

タイミング信号

Yはカラム選択タイ ミング信号であり、カラム系プリデコーダYPDに供給 されてカラム選択信号AYix、AYjx、AYkxが出力さ れる。

40 【0061】タイミング信号のWは、書き込み動作を指示する制御信号であり、タイミング信号のRは読み出し動作を指示する制御信号である。これらのタイミング信号のWとのRは、入出力回路I/Oに供給されて、書き込み動作のときには入出力回路I/Oに含まれる入力バッファを活性化し、出力バッファを出力ハイインピーダンス状態にさせる。これに対して、読み出し動作のときには、上記出力バッファを活性化し、入力バッファを出力ハイインピーダンス状態にする。タイミング信号のMSは、特に制限されないが、メモリアレイ選択動作を指50 示する信号であり ロウアドレスバッファRARに供給

され、このタイミングに同期して選択信号MS i が出力 される。タイミング信号

のSAは、センスアンプの動作 を指示する信号である。このタイミング信号のSAに基 づいて、センスアンプの活性化パルスが形成される。

【0062】この実施例では、ロウ系の冗長回路X-R EDが代表として例示的に示されている。すなわち、上 記回路X-REDは、不良アドレスを記憶させる記憶回 路と、アドレス比較回路とを含んでいる。記憶された不 良アドレスとロウアドレスバッファRABから出力され る内部アドレス信号BXiとを比較し、不一致のときに 10 は信号XEをハイレベルにし、信号XEBをロウレベル にして、正規回路の動作を有効にする。上記入力された 内部アドレス信号BXiと記憶された不良アドレスとが 一致すると、信号XEをロウレベルにして正規回路の不 良メインワード線の選択動作を禁止させるとともに、信 号XEBをハイレベルにして、1つの予備メインワード 線を選択する選択信号XRiBを出力させる。

【0063】内部電圧発生回路VGは、外部端子から供 給された3.3Vのような電源電圧VDDと0Vの接地 電位VSSとを受け、上記昇圧電圧VPP(+3.8 V)、内部電圧VDL(+2.2V)、プレート電圧 (プリチャージ電圧) VPL (1.1V) 及び基板電圧 VBB(-1.0V)を形成する。特に制限されない が、上記昇圧電圧VPPと基板電圧VBBとは、チャー ジボンプ回路と、その制御回路とを用いて上記電圧VP P及びVBBを安定的に形成する。上記内部電圧VDL は、基準電圧を用いて上記電源電圧VDDを内部降圧し て安定化させて形成される。上記プレート電圧VPLや ハーフプリチャージ電圧は、内部降圧電圧VDLを1/ 2に分圧して形成される。

【0064】図9には、この発明に係るダイナミック型 RAMを説明するための素子構造断面図が示されてい る。この実施例では、上記のようなメモリセル部の素子 構造が代表として例示的に示されている。メモリセルの 記憶キャパシタは、2層目のポリシリコン層をストレー ジノードSNとして用い、アドレス選択用MOSFET の一方のソース、ドレインSDと接続される。上記2層 目ポリシリコン層からなるストレージノードSNは王冠 構造とされ、薄いゲート絶縁膜を介して3層目ポリシリ コン層からなるプレート電極PLが形成されて構成され 40 る。アドレス選択用MOSFETのゲートは、サブワー ド線SWLと一体的に構成され、1層目ポリシリコン層 とその上部に形成されたタングステンシリサイド (WS i)とにより形成される。アドレス選択用MOSFET の他方のソース、ドレインは、ポリシリコン層とその上 部設けられた上記同様なタングステンシリサイドから構 成されたビット線BLに接続される。上記メモリセルの 上部には、第2層目のメタル層M2からなるメインワー ド線MWB、サブワード選択線FXBが形成され、その

線YSや、サブワード選択線FXが形成される。

20

【0065】同図では省略されているが、メモリセル部 の周辺部には、上記センスアンプやサブワードドライバ SWD等の直接周辺回路を構成するようなNチャンネル 型MOSFETやPチャンネル型MOSFETが形成さ れる。これらの直接周辺回路を構成するために、図示し いが1層目メタル層が形成されている。例えば、上記C MOSインバータ回路を構成するためにNチャンネル型 MOSFETとPチャンネル型MOSFETとのゲート を接続する配線は、上記1層目のメタル層M1が用いら れる。上記CMOSインバータ回路回路の入力端子と2 層目メタル層M2からなるメインワード線MWBとの接 続には、スルーホールを介してダミーとしての第1層目 メタル層M1に落とし、この第1層目の配線層M1とコ ンタクトを介してゲート電極に接続される。

【0066】3層目のメタル層M3で形成されたY選択 線YSをカラム選択スイッチMOSFETのゲートに接 続させる場合、あるいは上記メタル層M3で形成された サブワード線選択線FXとサブワードドライバのPチャ 20 ンネル型MOSFETのソース,ドレインとの接続に は、スルーホールを介して上記ダミーとしてのメタル層 M2、メタル層M1に落とし上記カラムスイッチMOS FETのゲートや、Pチャンネル型MOSFETのソー ス、ドレインと接続される。

【0067】この実施例のような素子構造を採るとき、 前記のようにメインワード線を構成する第2層目のメタ ル層M2に対して、それと平行に延長される第2層目の メタル層M2の部分又は上記メインワード線のメタル層 M2と交差する第3層目のメタル層M3の部分からなる 30 サブワード選択線との間の絶縁膜に欠陥が生じることに より、無視できないリーク電流が流れてしまう。このよ うなリーク電流それ自体は、メモリセルの読み出し/書 き込み動作には影響を及ぼさないなら実際上は問題ない が、非選択状態での電流不良という問題を引き起こして しまう。本願発明では、上記のようにメインワード線M WBとサブワード選択線FXBとが同じ電位で非選択状 態であるために上記リーク電流の発生が生じない。

【0068】上記メインワード線MWBとサブワード選 択線FXBとの間のリーク電流の発生よりメモリセルの 読み出し/書き込み動作に不良が生じる場合には、予備 のメインワード線に置き換えられる。しかしながら、不 良のメインワード線MWBはそのまま残り、上記メイン ワード線MWBに対してリーク電流が流れ続ける結果と なる。上記のようなリーク電流の発生は、かかるメイン ワード線MWBが予備のメインワード線に置き換えられ る結果、メモリの読み出し、書き込み動作そのものには 何ら影響を与えない。しかしながら、直流電流が増加し てしまい、製品としての性能の悪化につながり、最悪の 場合には直流不良にされるので上記欠陥救済回路が生か 上部には第3層目からなるメタル層M3からなるY選択 50 されなくなるが、上記のような構成とすることによりそ

れを回避させることができる。

【0069】図10には、この発明に係るダイナミック型RAMに用いられる間接周辺回路の一実施例の概略回路図が示されている。アドレスバッファやデコーダ、あるいはタイミング発生回路等の間接周辺回路は、半導体基板上に形成されたP型ウェル領域とN型ウェル領域にNチャンネル型MOSFETとPチャンネル型MOSFETが形成される。これらのMOSFETは、低しきい値電圧にされることにより動作速度の点では優れている。しかしながら、ダイナミック型RAMが非動作(特10機)状態に置かれるときでもCMOS回路をうちオフ状態にされたNチャンネル型MOSFET又はPチャンネル型MOSFETのサブスレッショルドリーク電流によって上記非動作時の消費電流を増大させてしまう。

【0070】この実施例では、上記待機時にロウレベル (H) にされるOのような回路では、オフ状態にされる Pチャンネル型MOSFETのソースはサブ電源線VD Tに接続される。このOの回路の出力信号を受けるOの ような回路では、上記Oの出力信号をロウレベル(L) によりNチャンネル型MOSFETがオフ状態にされる 20 ので、そのソースをサブ電源線VSTに接続させる。上 記サブ電源線VDTとVSTは、それぞれPチャンネル 型のスイッチMOSFET (Sw-MOS)を介して電 源線VDDに接続され、Nチャンネル型のスイッチMO SFET (Sw-MOS)を介して接地線VSSに接続 れのスイッチMOSFETをオフ状態にさせる。上記ス イッチMOSFET (Sw-MOS) は、特に制限され ないが、3重ウェル構造を利用した前記直接周辺回路に 形成されたMOSFETと同様に実効的なしきい値電圧 30 が高くされている。

【0071】この構成では、①の回路において、上記3 重ウェル構造によって実効的なしきい値電圧が高くされたスイッチMOSFETのオフ状態により電流供給経路が絶たれる。これにより、オフ状態にされるPチャンネル型MOSFETのソースが接続されたサブ電源線VDTの電位は、かかるPチャンネル型MOSFETのサブスレッショルドリーク電流より電源電圧から低下する。つまり、図11に示した素子構造断面図に示すように、上記Pチャンネル型MOSFETが形成されるN型ウェ 40ル領域NWELLに印加されている電源電圧VDDより低い電位がソースに印加され、基板効果によって実効的なしきい値電圧を増大させてサブスレショルドリーク電流を低減させるで上記サブ電源線VDTの電位は一定の電位に落ち着く。

【0072】上記②の回路においても、3重ウェル構造によって実効的なしきい値電圧が高くされたスイッチMOSFETのオフ状態により電流供給経路が絶たれる。これにより、オフ状態にされるNチャンネル型MOSFETのソースが接続されたサブ電源線VSTの電位は、

かかるNチャンネル型MOSFETのサブスレッショルドリーク電流より接地電位より上昇する。つまり、図12に示した素子構造断面図に示すように、上記Nチャンネル型MOSFETが形成されるP型ウェル領域NWELに印加されている接地電位VSSより高い電位がソースに印加され、基板効果によって実効的なしきい値電

22

一人に中加され、基板効果によって美効的なしさい直電 圧を増大させてサブスレショルドリーク電流を低減させ るで上記サブ電源線VSTの電位は一定の電位に落ち着 く。

【0073】これにより、アドレスバッファやデコーダ 及びタイミング発生回路と言ったようなメモリアレイ部 以外の間接周辺回路では、動作状態でのときには低しき い値電圧化によって動作の高速化が図られるとともに、 待機状態では上記のような入力信号とそれに対応したサ ブ電源線への接続によってサブスレッショルドリーク電 流の発生を防止できるので、待機時の消費電流を大幅に 低減させることができるものとなる。

【0074】図11及び図12において、前記スイッチ MOSFET (SW-MOS)は、点線で示したDWE LLに形成されたP型ウェル領域PWELLとN型ウェル領域NWELLに形成され、かかるP型ウェル領域PWELLには負電圧VBBが印加され、上記N型ウェル領域NWELLにはVPPが印加される。なお、間接直接周辺回路においても、適宜に3重ウェル構造にしてサブスレョショルドリーク電流を低減させるようにするものであってもよい。

【0075】図13には、この発明に係るダイナミック型RAMの他の一実施例の概略ブロック図が示されている。この実施例では、256Mビットのような大記憶容量化に向けられている。つまり、1つのメモリアレイ(Array)は、16Mビットのような記憶容量を持ち、それがメインワードドライバ(Main Word)とYドライバ(Ydec)とを挟むような4つが1組とされて、全体として4組から構成される。1つのメモリアレイが16Mビットの記憶容量を持つので、4×4×16=256Mビットのような大記憶容量を持つ。上記1つのメモリアレイ(Array)は、図2の1つのアレイト同じく構成にされる。ただし、サブアレイは、512対の相補ビット線から構成されることにより、上記同じサブアレイの構成により16Mビットのような記憶容量が得られる。

【0076】上記の実施例から得られる作用効果は、下 記の通りである。すなわち、

(1) ダイナミック型メモリセル及びかかるダイナミック型メモリセルからビット線に読み出された上記記憶キャパシタの情報電荷に従った微小電圧を増幅するセンスアンプの増幅MOSFET、ビット線にプリチャージ電圧を与えるプリチャージMOSFET、ビット線を選択するカラムスイッチMOSFETとを含むメモリアレイを備え、上記メモリアレイのNチャンネル型MOSF50 ETを深い深さのN型ウェル領域内に形成され、負の基

20

24

板バックバイアス電圧が与えられたP型ウェル領域に形 成され、上記メモリアレイのPチャンネル型MOSFE Tを、上記深い深さのN型ウェル領内に形成され、ワー ド線の選択レベルに対応した昇圧電圧が与えられたN型 ウェル領域に形成することにより、実効的なしきい値電 圧を高くできサブスレッシルドリーク電流を低減できる とともに、これら直接周辺回路が形成されるP型ウェル 領域を格別に分離する必要がなく高集積化が可能になる という効果が得られる。

【0077】(2) 上記ビット線として一対の相補ビ 10 ット線を平行に配置し、上記センスアンプの増幅MOS FETは、一方のビット線に接続されたメモリセルの読 み出し信号を他方のビット線のプリチャージ電圧を参照 電圧として増幅するシェアード方式とし、上記プリチャ ージMOSFET及びカラムスイッチMOSFETをシ ェアードスイッチMOSFETを介して上記2組の相補 ビット線に対して共通に設け、これらシェアードスイッ チMOSFETも上記メモリアレイに含ませて上記3重 ウェル構造で構成することにより高集積化が可能になる という効果が得られる。

【0078】(3) 上記センスアンプを構成する増幅 MOSFETは、Pチャンネル型MOSFETとNチャ ンネル型MOSFETからなる2つのCMOSインバー タ回路の入力と出力とが交差接続されてなるCMOSラ ッチ回路の複数を動作電圧と回路の接地電位をそれぞれ を与えるPチャンネル型MOSFETとNチャンネル型 MOSFETからなるパワースイッチ回路も上記メモリ アレイに含ませることにより、全面DWELL内にメモ リアレイの全ての回路を構成できるので高集積化が実現 できるという効果が得られる。

【0079】(4) 上記ワード線を、メインワード線 と、かかるメインワード線に対して共通に割り当てられ てなる複数のサブワード線で構成し、上記サブワード線 に対して上記ダイナミック型メモリセルのアドレス選択 MOSFETのゲートが接続し、上記サブワード線は、 上記メインワード線の信号とサブワード選択線の信号と を受けるサブワードドライバにより上記複数のうちの1 つが選択されるものとし、かかるサブワードドライバも 上記メモリアレイに含ませることにより、サブスレッシ ョルドリーク電流を抑えつつ、高集積化と高速動作化及 40 び高集積化が可能になるという効果が得られる。

【0080】(5) メモリアレイをサブワードドライ バとメインアンプにより複数のサブアレイに分割して配 置し、上記サブアレイの複数からなる相補ビット線配列 の両端側に上記センスアンプを振り分けて分割して配置 し、上記サブアレイの複数のサブワード線列の両端側に サブワードドライバを振り分けて分割して配置し、上記 サブアレイに対応してサブ共通入出力線が設けられ、複 数のサブアレイに対応して設けられる共通入出力線とを

応され、上記センスアンプとサブワードドライバとが交 差するクロスエリアに設け、複数のサブアレイに対応し て設けられる共通入出力線とを接続させるスイッチ回路 及び上記クロスエリアも上記メモリアレイに含ませるこ とにより、大記憶容量化を図りつつ、高集積化が可能に なるという効果が得られる。

【0081】(6) 上記メモリアレイの周辺部に設け られるCMOS構成の間接周辺回路においては、ダイナ ミック型RAMが非動作状態のときの入力信号がハイレ ベルにされる第1の回路と、入力信号がロウレベルにさ れる第2の回路に分けられ、上記第1の回路は、Pチャ ンネル型スイッチMOSFETを介して電源電圧が供給 される第1のサブ電源線と回路の接地線の間に設けら れ、上記第2の回路は、電源電圧とNチャンネル型スイ ッチMOSFETを介して回路の接地電位が供給される 第2のサブ電源線との間に設けられ、上記Pチャンネル 型とNチャンネル型のスイッチMOSFETは、ダイナ ミック型RAMが動作状態にときにオン状態にされ、非 動作状態のとにオフ状態にさせることにより、動作状態 での高速化を維持しつつ非動作状態での間接周辺回路で のサブスレッショルドリーク電流を低減させることがで きるという効果が得られる。

【0082】以上本発明者よりなされた発明を実施例に 基づき具体的に説明したが、本願発明は前記実施例に限 定されるものではなく、その要旨を逸脱しない範囲で種 々変更可能であることはいうまでもない。例えば、サブ アレイの構成、または半導体チップに搭載される複数の メモリアレイの配置は、その記憶容量等に応じて種々の 実施形態を採ることができる。また、サブワードドライ 30 バの構成は、種々の実施形態を採ることができる。入出 カインターフェイスの部分は、クロック信号に同期して 動作を行うようにされたシンクロナスダイナミック型R AMとしてもよいし、ランバス仕様に準拠したものであ ってもよい。1つのメインワード線に割り当てられるサ ブワード線の数は、前記のように4本の他に8本等種々 の実施形態を採ることができる。この発明は、ダイナミ ック型RAMに広く利用できる。

[0083]

【発明の効果】本願において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば、下 記の通りである。すなわち、ダイナミック型メモリセル 及びかかるダイナミック型メモリセルからビット線に読 み出された上記記憶キャパシタの情報電荷に従った微小 電圧を増幅するセンスアンプの増幅MOSFET、ビッ ト線にプリチャージ電圧を与えるプリチャージMOSF ET、ビット線を選択するカラムスイッチMOSFET とを含むメモリアレイを備え、上記メモリアレイのNチ ャンネル型MOSFETを深い深さのN型ウェル領域内 に形成され、負の基板バックバイアス電圧が与えられた 接続させるスイッチ回路は、上記サブアレイの四隅に対 50 P型ウェル領域に形成され、上記メモリアレイのPチャ

ンネル型MOSFETを、上記深い深さのN型ウェル領 内に形成され、ワード線の選択レベルに対応した昇圧電 圧が与えられたN型ウェル領域に形成することにより、 実効的なしさい値電圧を高くできサブスレッシルドリーク電流を低減できるとともに、これら直接周辺回路が形成されるP型ウェル領域を格別に分離する必要がなく高 集積化が可能になる。

【図面の簡単な説明】

【図1】この発明に係るダイナミック型RAMの一実施例を示すレイアウト図である。

【図2】この発明に係るダイナミック型RAMを説明するための概略レイアウト図である。

【図3】この発明に係るダイナミック型RAMにおける サブアレイとその周辺回路の一実施例を示す概略レイア ウト図である。

【図4】この発明に係るダイナミック型RAMの一実施例を示す構成図である。

【図5】この発明に係るダイナミック型RAMの一実施例を示す概略断面図である。

【図6】図3に示したサブアレイのメインワード線とサ 20 ブワード線との関係を説明するための要部ブロック図である。

【図7】図3のサブアレイのメインワード線とセンスアンプとの関係を説明するための要部ブロック図である。

【図8】この発明に係るダイナミック型RAMの間接周辺回路部分の一実施例を示す概略ブロック図である。

【図9】この発明に係るダイナミック型RAMを説明するためのメモリセル部の素子構造断面図である。

【図10】 この発明に係るダイナミック型RAMに用いられる間接周辺回路の一実施例を示す概略回路図である。

26 【図11】図10の回路を説明するための素子構造断面 図である。

【図12】図10の回路を説明するための素子構造断面図である。

【図13】この発明に係るダイナミック型RAMの他の一実施例を示す概略ブロック図である。

【図14】従来の3重ウェル構造を説明するための概略 断面図である。


【符号の説明】


10 10…メモリチップ、11…メインロウデコーダ領域、12…メインワードドライバ領域、13…カラムデコーダ領域、14…周辺回路、ポンディングパッド領域、15…メセリセルアレイ(サブアレイ)、16…センスアンプ領域、17…サブワードドライバ領域、18…交差領域(クロスエリア)


SA…センスアンプ、SWD…サブワードドライバ、MWD…メインワードドライバ、ACTRL…メモリアレイ制御回路、MWL0~MWLn…メインワード線、SWL, SWL0…サブワード線、YS…カラム選択線、CRAPM

20 SBARY…サブアレイ、TG…タイミング制御回路、 I/O…入出力回路、RAB…ロウアドレスバッファ、 CAB…カラムアドレスバッファ、AMX…マルチプレクサ、RFC…リフレッシュアドレスカウンタ回路、X PD, YPD…プリテコーダ回路、XーDEC…ロウ系 冗長回路、XIB…デコーダ回路、DWELL…深い深さのN型ウェル領域、PWELL…P型ウェル領域、NWELL…N型ウェル領域、M1~M3…メタル層、SN…ストレージノード、PL…プレート電極、BL…ビット線、SD…ソース、ドレイン、FG…1層目ポリシ 30 リコン層。


【図1】 【図9】








【図6】




【図8】




【図10】

図10




【図11】

図11




【図12】

図12



【図13】

図13



フロントページの続き

(51) Int. Cl. ⁶

識別記号

FΙ

HO1L 21/8238

27/092

HO1L 27/10

681A

681B

(72)発明者 宮武 伸一

東京都小平市上水本町5丁目20番1号 日

立超エル・エス・アイ・エンジニアリング

株式会社内

(72)発明者 梶谷 一彦

東京都青梅市今井2326番地 株式会社日立

製作所デバイス開発センタ内